\$8.88 Estimated cost File351 \$0.19 TYMNET \$9.07 Estimated cost this search \$19.27 Estimated total session cost 0.459 DialUnits File 347: JAPIO OCT 1976-2001/Apr (UPDATED 010801) (c) 2001 JPO & JAPIO \*File 347: JAPIO data problems with year 2000 records are now fixed. Alerts have been run. See HELP NEWS 347 for details. Set Items Description ?ss pn=(63073450 or 1140256) S1 1 PN=63073450 S2 1 PN=1140256 S32 PN=(63073450 OR 1140256) ?t s3/4/all 3/4/1 FN- DIALOG(R) File 347: JAPIO CZ- (c) 2001 JPO & JAPIO. All rts. reserv. TI- MEMORY PARITY CHECKING METHOD PN- 01-140256 -J P 1140256 A-PD- June 01, 1989 (19890601) AU- HONMA MASAHIRO PA- FUJITSU LTD [000522] (A Japanese Company or Corporation), JP (Japan) AN- 62-298332 -JP 87298332-AN- 62-298332 -JP 87298332-AD- November 26, 1987 (19871126) IC- -4- G06F-012/16; H03M-013/00 CL- 45.2 (INFORMATION PROCESSING -- Memory Units); 42.4 (ELECTRONICS --Basic Circuits) SO- Section: P, Section No. 926, Vol. 13, No. 391, Pg. 117, August 30, 1989 (19890830)AB- PURPOSE: To reduce the number of memories to a half by storing data requiring parity data not in the bit direction of the memory but in the direction of a word. CONSTITUTION: An address generating circuit 2 forms an address for making access to the data of eight bits and applies to the memory 1. Thereby, the data outputted after the access time of the memory 1 is initially latched by a latch circuit 4. This timing is generated by a

CONSTITUTION: An address generating circuit 2 forms an address for making access to the data of eight bits and applies to the memory 1. Thereby, the data outputted after the access time of the memory 1 is initially latched by a latch circuit 4. This timing is generated by a latch control circuit 3 by considering the access time. Thereafter, the circuit 2 generates the address of the parity data corresponding to the latched data. In this case, the highest bit of the address of the memory 1 may be simply changed. In such a way, the read parity data and the previously latched data of the eight bits are inputted to a parity check circuit 5 to check an error and if there is the error, an error signal is generated. In such a way, the parity is checked by the use of the simple control circuit to reduce the number of the memories to a half.

```
3/4/2
FN- DIALOG(R)File 347:JAPIO|
CZ- (c) 2001 JPO & JAPIO. All rts. reserv.|
TI- MEMORY WRITING/READING SYSTEM
PN-63.-073450 -JP 63073450 A-
PD- April 04, 1988 (19880404)
AU- HIRASHIMA TAKESHI
```

PA- HITACHI LTD [000510] (A Japanese Company or Corporation), JP (Japan)

AN- 61-218781 -JP 86218781-

AN- 61-218781 -JP 86218781-

AD- September 17, 1986 (19860917)

IC- -4- G06F-012/16; G06F-011/08

CL- 45.2 (INFORMATION PROCESSING -- Memory Units); 45.1 (INFORMATION PROCESSING -- Arithmetic Sequence Units)

SO- Section: P, Section No. 745, Vol. 12, No. 300, Pg. 135, August 16, 1988 (19880816)

AB- PURPOSE: To detect errors in a simple constitution by defining a memory as an original area and a duplicate area, storing the normal data in the original area and storing the normal data and its address value in the duplicate area in the form of the check data.

CONSTITUTION: The control information received by a disk controller 3 is inputted to a processor 4 in the controller 3. The processor 4 transmits the normal data serving as the control information and at the same time produces the check data from said normal data and its address value as they are or by compressing these data and address value after arithmetic. Then both normal and check data are stored in an original area and a duplicate area defined by a program within a memory circuit 5. Both normal and check data are read out of the circuit 5 and the presence or absence of address/data errors is checked.

# ?logoff

12aug01 14:52:11 User116074 Session D4923.4 \$2.07 0.189 DialUnits File347 \$3.00 2 Type(s) in Format 4 \$3.00 2 Types

\$5.07 Estimated cost File347

\$0.40 TYMNET

\$5.47 Estimated cost this search

\$24.74 Estimated total session cost 0.648 DialUnits

### Status: Signed Off. (6 minutes)

# 19日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭63-73450

@Int\_Cl\_4

識別記号

庁内整理番号

匈公開 昭和63年(1988)4月4日

G 06 F 12/16 11/08 3 1 0 3 1 0 B-7737-5B A-7368-5B

審査請求 未請求 発明の数 1 (全11頁)

メモリ書き込み・読み出し方式

②特 顋 昭61-218781

②出 願 昭61(1986)9月17日

の発 明 者 平

(建 油奈!!

神奈川県小田原市国府津2880番地 株式会社日立製作所小

田原工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 磯村 雅俊

## 明細書

- 1. 発明の名称
  - メモリ番き込み・読み出し方式
- 2、特許請求の範囲
- 3. 発明の詳細な説明 (産業上の利用分野)

本晃明は、メモリ番き込み・読み出し方式に関 し、特に素子または回路の不良により発生するエ ラーを高い確率で検出できるメモリ書き込み/読 み出し方式に関するものである。

## [ 従来の技術]

ディスク制御装置等においては、装置内にバリナーでは、このバッフを個えており、このバッフク装置のが制御しているディスク装置のが制御しているで理情報は極め、重のバッファメモリの素子不良の記したが、まました。このためには、ハードウェアの増設には限度がある。

第2図は、従来のメモリおよびその周辺回路のブロック図であり、第3図は第2回のメモリに書き込まれるデータとアドレスとの関係を示す図であり、第4図は従来のメモリおよび改良された周辺回路のブロック図である。

## 特開昭63-73450(2)

第2回の回路と第4回の回路との相違点は、第 2回では回路素子が全て1組ずつ設けられており、 アドレス/データのチェック機能はパリティ・チェック回路で行われるのに対して、第4回では等 価な回路素子を2個ずつ用いて、一方を正記憶回路とし、他方をアドレス/データのチェックのための副記憶回路としている点である。

とデータ・パリティ・チェック回路 9 とでチェックされ、エラーの有無がプログラムに知らされる。 次に、プログラムがデータ 読み出し命令を実行すると、ハードウェアはプログラムが指示したア ドレス 飯 A n をアドレス・レジスタ 6 に入力する。 そして、アドレス・レジスタ 6 の出力値でアドレ ッシングしたメモリ 1 0 上のアドレスからデータ

値は、各々アドレス・パリティ・チェック回路で

リシンクしたメモリ1 0上のアドレスからアータ Dn (およびパリティPn)を読み出し、読み出し 用レジスタ 1 1 に入力する。その際に、アドレス・ レジスタ 6 の出力値と読み出し用レジスタ 1 1 の 出力値は、各々アドレス・パリティ・チェック回 路 7 と読み出しデータ・パリティ・チェック回路 1 2 とでチェックされ、エラーの有無がプログラ ムに通知される。

しかし、第2図の回路では、アドレス値とデータ値に対するチェックとしてパリティ・チェックしか行っていないため、アドレス値またはデータ値に偶数ピットのエラーがあった場合には、エラー検出できない。そこで、アドレス/データ・エ

ラーの見逃し確率を極力下げるために、第4回の 2 重化回路が提案された。

第4図では、正記憶回路に属する書き込み用レジスタ15、アドレス・レジスタ14、メモリ16、および読み出し用レジスタ17と、これらに対応する副記憶回路に属する書き込み用レジスタ22、アドレス・レジスタ20、メモリ23、および読み出し用レジスタ24は、各々全く等価な回路であり、常に両方が同じ値を保持している。

メモリ16と23へのデータ書き込み時には、アドレス・レジスタ14と20の出力値をアドレス・コンペア回路19で、また書き込み用レジスタ15と22の出力値を書き込みデータ・コンペア回路18で、それぞれ比較する。

メモリ16と23からのデータ読み出し時には、 アドレス・レジスタ14と20の出力値をアドレス・コンペア回路19で、また読み出し用レジスタ17と24の出力値を読み出しデータ・コンペア回路21で、それぞれ比較する。そして、比較 結果が不一致であれば、アドレスまたはデータに エラーがあったと判断する。このようにすれば、 正副記憶回路の少なくとも一方が正常に動作する 限り、アドレス/データ・エラーを検出すること ができる。

このように、第4回の2重化記憶回路では、第2回の回路に比べると、アドレス/データのエラーに対する検出率は高くなるが、ハードウェア量が多くなるという問題がある。

従来のこの種の方式として、例えば、特開昭 5 7 - 1 8 2 2 5 6 号公報に記載の「外部記憶監 へのデータ記憶方式」では、データ種別ごとにと ータをバッファレジスタに一時記憶し、一杯となった。 では、データをしているとととしてするとととなった。 では外部記憶装置に転送するとととする。 ーブル記憶部の対応するエリアをクリカ応で、ことに がより、少ないバッファレジスタで対応できる。 では、データ種別では、データ種別ではないではないがある。 また、特開昭 5 7 - 1 8 2 8 6 3 3 号の公報記載の「外部メモリ制御方式」では、外部リーの では、から計算機の主メモリ制の書き込みを では、部間ので行うことにより、計算機と でき込みを 複数 箇所で行うことにより、計算機と 外部メモリ間の情報交換時の信頼性を高めている。また、特間昭 5 7 - 1 8 5 5 5 3 3 分公報記載の「制御装置の外部メモリー制御方式」では、大容量の情報を格納型る外部メモリの制御回路において、アドレスカウンタを設置することにより、メモリアドレス指定の効率化を図り、かつ保守の簡単化

[発明が解決しようとする問題点]

を図っている。

前述したように、第2図の回路では、アドレス 経路、またはデータ経路における偶数ピット・エラーを検出できないという問題がある。また、第4図の回路では、2重化回路で構成しているため、2重化回路中の対応する2つ回路が同一の故障とならない限り、アドレス/データ・エラーは必ず検出できるが、2重化するためにハードウェア・検出できるが、2重化よなってしまい、小型が第2図の回路の2倍以上となってしまい、小型化が不可能になるという問題がある。

本務明の目的は、これらの問題を解決し、必要 最小限のハードウェア量で、かつ 2 重化回路と同 じ程度のエラー検出が行えるメモリ書き込み・読

だアドレス値とを、そのままの形で、あるいは加工した形で、これをチェックデータとして書き込む。データ読み出し時には、プログラムが正規データとチェックデータを両方とも読み出し、プログラムにより正規データに対するチェックデータの関係からエラーの有無を調べる。

#### 〔实施例〕

み出し方式を提供することにある。 (問題点を解決するための手段)

#### [作 用]

本発明においては、ハードウェア量を 2 倍にすることなく、プログラムがメモリ上で正エリアと 副エリアとを定義しておき、上記正エリアにはプログラムにより正規のデータを書き込み、副エリアには正規のデータを書き込ん

 $A_{n:1}$  に正規データ  $D_{n:0} \sim D_{n:s}$  (4 パイト)を 書き込み、 副エリアのアドレス  $B_{n:0}$   $B_{n:1}$  には、 チェックデータとして  $C_{n:0} \sim C_{n:s}$  (6 パイト) を書き込むことを示している。

チェックデータは、下記の関係式に基づいてプログラムにより生成される。

$$C_{n \ 0} = \overline{D_{n \ 0}} \cdot \cdot \cdot \cdot \cdot (1)$$

$$C_{n-1} = \overline{D_{n-1}} \cdot \cdot \cdot \cdot \cdot (2)$$

$$C_{n,2} = \overline{D_{n,2}} \cdot \cdot \cdot \cdot \cdot (3)$$

$$C_{n-3} = \overline{D_{n-3}} \cdot \cdot \cdot \cdot \cdot (4)$$

$$C_{n,4} = \overline{D_{n,4}} \cdot \cdot \cdot \cdot \cdot (5)$$

$$C_{n s} = \overline{D_{n s}} \cdot \cdot \cdot \cdot (6)$$

ここで、CnoはDnoを反転した値であることを示す。例えば、16 進表示で"00"を反転に た値は、"FF"である。また、チェックデータを 正規データの反転値として 書き込む 理由は、メモリ素子の故障または 周辺回路の 故障により 内容の 如何にかかわらず必ず"1"の出力値となる場合にも、エラーを 松出できるようにするためである。

## 特開昭 63-73450 (4)

第5回(a)において、メモリに書き込まれた正 規データを Dnow ~ Dnawと記載し、単なる 正規データ Dno ~ Dnaと区別している。また、 チェックデータも Cnow ~ Cnowと記載して、 実際にメモリに書き込まれた値を単なるチェック データ Cno~ Cnoと区別している。データエ ラーなしに正常に書き込みを行った場合には、当 然下記の関係が成立する。

 $D_{n \ 0 \ W} = D_{n \ 0} \cdot \cdot \cdot \cdot \cdot \cdot (7)$ 

 $D_{n i w} = D_{n i} \cdot \cdot \cdot \cdot \cdot (8)$ 

 $D_{n 2 w} = D_{n 2} \cdot \cdot \cdot \cdot \cdot \cdot (9)$ 

 $D_{n 3 W} = D_{n 3} \cdot \cdot \cdot \cdot \cdot \cdot (10)$ 

 $C_{n \ 0 \ w} = C_{n \ 0} \cdot \cdot \cdot \cdot \cdot \cdot (11)$ 

 $C_{n-1} w = C_{n-1} \cdot \cdot \cdot \cdot \cdot \cdot (12)$ 

 $C_{n-2} = C_{n-2} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (13)$ 

 $C_{n \ s \ w} = C_{n \ s} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (14)$ 

 $C_{n-4} w = C_{n-4} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (15)$ 

 $C_{n \ 5} \ w = C_{n \ 5} \cdot \cdot \cdot \cdot \cdot \cdot (16)$ 

次に、 第5 図 (b) は、 正エリアのアドレス Ano Ani に正規データ Dno ~ Dns (4 バ)

ックデータとして Cn o と Cn i (2 バイト)を書き込む場合を示している。

チェックデータは、下記の関係式に基づいて、 プログラムにより生成される。

$$C_{n 0} = \overline{D_{n 0} \oplus D_{n 1} \oplus D_{n 2} \oplus D_{n 3}}$$

. . . . . . . . (21)

 $C_{n i} = A_{n 0} \oplus A_{n i} \cdot \cdot \cdot \cdot \cdot (22)$ 

ここで、CnoはDno~Dnsの全てをExclusive ORした結果を反転した値である。

郊 6 図 (a) においても、書き込まれた正規データを Dno ~ Dno の代りに Dno w~ Dno w と記載し、チェックデータを Cno, Cnoの代りに Cnow, Cnowと記載している。

第6図(b)は、正エリアのアドレスAno  $An_1$ に正規データ $Dn_0 \sim Dn_3$ (4 パイト)を書き込み、副ニリアのアドレス $Bn_0 Bn_1$ には、チェックデータとして $Cn_0$ (1 パイト)を書き込む場合を示している。

チェックデータは、下記の関係式に基づき、プログラムにより生成される。

イト)を含き込み、 例エリアのアドレス B n o B n i にはチェックデータとして C n o ~ C n s (4 パイト)を容き込む場合を示している。

チェックデータは、下記の関係式に基づいてプログラムにより生成される。

 $C_{n \ 0} = \overline{D_{n \ 0} \oplus D_{n \ 1}} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (17)$ 

 $C_{n,1} = \overline{D_{n,2} \oplus D_{n,3}} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (18)$ 

 $C_{n 3} = A_{n 1} \cdot (20)$ 

ここで、 ®記号はExclusive OR 液質を示す。 また、 Cnoは、 Dnoと Dniとで Exclusive OR 液質した結果を、 反転した値である。 Cni についても、 同じである。 なお、 砂を込まれた正 規データを Dno~ Dnaの代りに Dnow~ D nawと記し、 チェックデータを Cno~ Cna の代りに Cnow~ Cnawと記載しているのは、 第5図(a)の場合と同じである。

第6図(a)は、正エリアのアドレスAno Anı に正規データDno ~Dn3 (4 パイト)を書き込み、副エリアのアドレスBno Bnı には、チェ

 $C_{n 0} = (\overline{D_{n 0} \oplus D_{n 1} \oplus D_{n 2} \oplus D_{n 3}})$ 

 $\Phi$  Ano  $\Phi$  Ani  $\cdots$  (23)

ここで、 $C_{n \ o}$  は  $D_{n \ o} \sim D_{n \ o}$  の全てを  $E_{xc}$  lusive OR した値である。

第6図(b)で、書き込まれた正規データをDnow~Dnowと記載しているのは、第5回(a)の場合と同じ理由である。

第5図(b)は第5図(a)よりも少ないチェックデータですむようにしており、また第6図(a) (b)では、副エリアに書き込むチェックデータ数をさらに少なくしている。第5図、第6図では、チェックデータを少なくするために、正規データ、または正エリアのアドレス値をExclusive OR 液質した値を用いているが、本発明においては、液質の種類は特定しない。従って、例えば、Exclusive OR 液質の代りに和液質でもよく、この場合、液質した結果、桁あふれがあったならば、桁あふれをしたピットを無視して下位8ピットをチェック・バイトとして採用すればよい。

また、前述したように、チェックデータとして、

各正規データバイトを反転した値、または正規データバイト相互の演算結果を反転した値を用いるのは、もし反転しないまま用いると、メモリへの母き込みデータを出力するレジスタ、またはメモリからの説み出しデータが入力されるレジスタの固定的な故障(例えば、レジスタにどのような値をセットしても、レジスタの出力値が常に"00"となるような故障)時に、データエラーを見逃してしまうことがあるからである。

しかし、チェックデータとして、上述のように 正規データに対して反転させた値を用いるか、ま たは反転させない値を用いるかは、本発明の本質 には関係ないため、演算は特定しないことにする。

第7図は、第5図(a)に示す形式でメモリ母き 込み/読み出しを行うための回路図である。

第7回で、33~38は書き込みデータレジスタ、39,40はアドレスレジスタ、41はメモリ、42~47は読み出しデータレジスタ、48~51は汎用レジスタである。

第8回は、第7回におけるデータ番を込み時の

(二)プログラムがチェックデータを(1)~(6) 式により求める(ステップ104)。

(ホ) プログラムが別エリアのアドレス値 B n o B n i をアドレスレジスタ 3 9 と 4 0 にセットする命令を突行すると(ステップ 1 0 5)、ハードウェアはアドレス位 B n o をアドレスレジスタ 3 9 に、B n i をアドレスレジスタ 4 0 に、それぞれ入力する。

(へ)プログラムが書き込み用レジスタ33~
38にチェックデータCno~Cnsをセットする命令を契行すると(ステップ106)、ハードウェアはチェックデータCnoをレジスタ33に、・・・・チェックデータCnsをレジスタ38に、

アドレス/データエラーの有無の検査のための動作フローチャート、第9回は第7回におけるデータ読み出し時のアドレス/データエラーの有無の検査のための動作フローチャートである。以下、第5回~第9回により、(a)メモリへのデータ番を込み、(b)メモリからのデータの読み出し、(c)アドレス/データエラーの有無のチェック、の順序で、詳述する。

(i) メモリへのデータの書き込み

(イ) プログラムが正エリアのアドレス値Ano, Aniをアドレスレジスタ39と40にセットする命令を実行すると(ステップ101)、ハードウェアはアドレス値Anoをアドレスレジスタ39に、Aniをアドレスレジスタ40に、それぞれ入力する。

(ロ) プログラムが香き込み用レジスタ33~ 36に正規データDno~Dnsをセットする命 令を実行すると(ステップ102)、ハードウェア はデータDnoをレジスタ33に、・・・・デー タDnsをレジスタ36に、それぞれ入力する。

それぞれ入力する。

(ト) プログラムが書き込み命令を実行すると
(ステップ 1 0 7 )、ハードウェアは、アドレス
Bno Bnı にチェックデータ Cno ~ Cnsを
書き込む。ただし、アドレス Bno Bnı に実際
に書き込まれたデータは Cno w ~ Cns w であ
る。データエラーがなければ、当然(11)~(16) 式
が成立する。

(ii) メモリからのデータ読み出し(第3図参照)
(イ) プログラムが正エリアのアドレス値Ano
Anıをアドレスレジスタ39と40にセットする命令を実行すると(ステップ111)、ハードウェアは、アドレス値Anoをレジスタ39に、アドレス値Anoをレジスタ10に、それぞれ入力する。

(ロ) プログラムが読み出し命令を実行すると (ステップ 1 1 2)、ハードウェアは、アドレス Ano Ani から正規デークを読み出す。読み出 されたデータは、読み出し用レジスタ 4 2 ~ 4 5 に入力される。このとき、レジスタ 4 2 の出力値 は D n o r 、・・・・・レジスタ 4 5 の出力値は D n a r となる。 読み出し動作中にエラーが発生 しなければ、当然、

 $D_{n o r} = D_{n o w} \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot (24)$ 

$$D_{n-1} r = D_{n-1} w \cdot \cdot \cdot \cdot \cdot \cdot \cdot (25)$$

(ハ) プログラムが放み出しデータを汎用レジスタ48~51に移す命令を次行すると (ステップ113)、ハードウェアは、レジスタ42~45に格納されたデータ Dnor~Dnarを汎用レジスタ48~51に入力する。

(ニ) プログラムが剛エリアのアドレス値Bnu, Bniをアドレスレジスタ39と40にセットする命令を実行すると(ステップ114)、ハードウェアはアドレス値Bnoをレジスタ39に、Bniをレジスタ40に、それぞれ入力する。

(ホ) プログラムが読み出し命令を実行すると (ステップ115)、ハードウェアはアドレス Bno Bnı からチェックデータを競み出す。競 み出されたデータは、競み出し用レジスタ 4 2 ~ 4 7 に入力される。このとき、

レジスタ(RDR0)42の出力値はCnor

レジスタ(RDR5)47の出力値はCnsrとなる。読み出し動作中にデータエラーが発生しなければ、当然、次の式が成立する。

 $C_{n \ 0} \ r = C_{n \ 0} \ w \cdot \cdots \cdot (28)$ 

$$C_{n-1}$$
  $r = C_{n-1}$   $w \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot (29)$ 

$$C_{n 2} r = C_{n 2} w \cdot \cdot \cdot \cdot \cdot \cdot (30)$$

$$C_{n 3} r = C_{n 3} w \cdot \cdot \cdot \cdot \cdot \cdot \cdot (31)$$

$$C_{n + r} = C_{n + w} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (32)$$
  
 $C_{n + r} = C_{n + w} \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot (33)$ 

(ホ)プログラムが汎用レジスタ48~51にある 正規データ Dnor~Dnorと、読み出し川レ ジスタ42~47にあるチェックデータ Cnor ~Cnorとから、下式が成立するか否かを調べ

る.

$$C_{n o r} = \overline{D_{n o r}} \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot (34)$$

$$C_{n i r} = \overline{D_{n i r}} \cdot \dots \cdot \dots \cdot (35)$$

$$C_{n 2} r = \overline{D_{n 2} r} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (36)$$

$$C_{n \ 3} \ r = \overline{D_{n \ 3} \ r} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (37)$$

$$C_{n-4-r} = \overline{D_{n-4-r}} \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot (38)$$

$$C_{n \ 5} \ r = \overline{D_{n \ 5} \ r} \cdot \cdot \cdot \cdot \cdot \cdot \cdot (39)$$

そして、上式(34)~(39)の全ての等式が成立したとき、アドレス/データエラーなしと判断するが(ステップ 1.16~1~2~0,1~2~3)、(34)~(39)式のうちいずれか1つでも不成立であれば、アドレス/データエラーありと判断する(ステップ 1~1~6~1~2~1, 1~2~2)。

第 7 図において、正規データとチェックデータ の番き込み時と読み出し時を通じて、

- (A) アドレスレジスタ39,40
- (B) 書き込み用レジスタ33~38
- (C) 正エリア
- (D) 剧エリア
- (E) 読み出し用レジスタ12~47

## (F) 汎用レジスタ48~51

のいずれか1箇所で、しかも1回だけ故障が生じた場合であれば、第5回および第6回のどの書き込み形式でメモリに書き込まれていても、本実施によるプログラムのアドレス/データエラー校出動作によりエラーを検出することができる。

しかし、上記各レジスタと各メモリエリアのうち、複数箇所に故障があるとき、または1箇所の故障であっても、その故障が正規データとチェックデータの書き込み時と読み出し時を通じて複数回発生すると、故障の状態によっては、第5回、第6回の書き込み形式ではエラーを見違してしまうこともあり得る。

このエラーの見逃し率は、チェックデータ数の 多い場合ほど小さいので、第 5 図(a)が最も小さ く、第 5 図(b)、第 6 図(a)、第 6 図(b)の順に 見逃し率は大きくなっていく。

第1回は、本発明の一実施例を示すディスク制 御系のブロック回である。ここでは、本発明のメ モリ書き込み/読み出し方式をディスク制御装置 3内の記憶回路 5 のメモリに適用した場合を示している。

ディスク制御装置3は、コンピュータシステムにおいて、ディスク装置を制御するものである。また、ディスク制御装置3は、上位装置としてのチャネル2に接続され、下位装置としてのディスク装置にも接続される。ただし、ディスク装置は図示されていない。また、チャネル2はCPU1と接続されている。

ディスク上へ書き込むべきデータは、チャネル 2 → ディスク制御装置 3 → ディスク装置の A 路で 転送され、ディスク上から読み出されたデータは、 ディスク装置→ ディスク制御装置 3 → チャネル 2 の経路で転送される。

これに対して、ディスク制御装置3内の記憶回路5人は、下位に接続されているディスクの管理情報が本実施例の書き込み方式により記憶される。ディスク管理情報の書き込みは、CPU1からの指示により実行される。チャネル2からは、書き込み管理情報送出倡号とともに、登き込み管理

次に、第5図(a)に示す書き込み形式と、第8回、第9図に示すプログラム動作によるアドレス ノデータエラー検出能力について、詳述する。

(A) 書き込み用レジスタ 3 3 ~ 3 6、メモリ 4 1、 読み出し用レジスタ 4 2 ~ 4 5、または汎用レジ スタ 4 8 ~ 5 1 の故障により、データエラーが書 き込み時かあるいは読み出し時に発生し、このエ ラーをプログラムが見逃してしまう場合を考える。 このような場合は、読み出した正規データとチェ ックデータが

第 7 図において、正規データ書き込み→正規データ読み出し経路におけるエラー発生確率を P d とし、チェックデータ書き込み経路におけるエラ 情報がディスク制御装置3に送出される。

ディスク制御装置3で受け取られた管理情報は、ディスク制御装置3内のプロセッサ4に入力される。プロセッサ4では、第8回および第9回に示すプログラム動作により、正規データ、つまり管理情報と正規データ番き込みアドレス値からチェックデータを生成する。

正規データとチェックデータは、プロセッサ 4 から記憶回路 5 に送られ、正エリアのアドレスに正規データが、また副エリアのアドレスにチェックデータが、それぞれ書き込まれる。

ディスク管理情報の読み出しも、CPU1の指示により行われる。このとき、第8図および第9図に示すプログラム動作により、記憶回路5から正規データとチェックデータが読み出され、アドレス/データエラーの有無が調べられ、エラーがなかったならば、ディスク制御装置3は読み出し管理情報送出個号とともに読み出し管理情報をデャネル2に送出する。もし、エラーがあったときには、エラー報告をチャネル2に対して行う。

発生確率をPcとし、(42)式が成立する確率をPcd(=1/28)とすると、エラーの見逃し確率Pmisdatag は、次式で表わされる。

Pmisdatag = Pd · Pc · Pcd

$$= Pd \cdot Pc / 256 \cdot \cdot \cdot \cdot (43)$$

一方、これに対して、第4回に示した従来の2 重化回路で、正記憶回路のデータエラー経路にエラーが発生する確率をPmとし、副記憶回路のデータ経路にエラーが発生する確率をPsとし、正副両記憶回路のエラーにより誤ったデータ相互が一致する確率をPms(=1/28)とすると、エラーの見逃し確率Psisdata」は、次のようになる

Pmisdata: = Pm · Ps · Pm s

$$= Pm \cdot Ps / 256 \cdot \cdot \cdot (44)$$

ここで、故障について、下記の2種類を定義する。

- (a) インタミッテント故障・・・何回かに 1 回 の割合で生じる間欠的な故障
- (b) ソリッド故障・・・・常時の故障

データエラーがインタミッテント故障により生じたものであれば、第4回と第7回のハードウェア量から見て、

 $Pd \Rightarrow Pc \Rightarrow Pm \Rightarrow Ps$ 

と考えることができる。ただし、ソリッド故障に対しては、第7回のレジスタ33~38、レジスタ42~47は正規データとチェックデータの書き込み/読み出し時に、いずれのデータに対しても使用されるため、Pc=1として考えなければならない。

従って、データエラーに関しては、本発明によるメモリ書き込み/読み出し方式は、従来の2重化記憶回路でのエラー検出能力に比べて、ソリッド故障に対しては少し劣るが、インタミッテント故障に対しては同じであると言える。

(B) アドレスレジスタ39、40またはメモリ 内のアドレスラインの故障により、本来、正エリ アアドレスAnoAnュと則エリアアドレスBn oBnュに対して、書き込み/読み出しを行うべ きところ、不当なアドレスに対して行われ、しか

一方、これに対して、第4回に示す2重化回路でアドレスエラーを見逃してしまうのは、正記憶回路のアドレス経路と副記憶回路のアドレス経路の両方に故障があり、正記憶回路と副記憶回路の誤ったアドレス相互が一致してしまう場合である。

アドレスエラーを見逃してしまう確率 P misadd ress i は、正記憶回路でのアドレスエラーの発生する確率を P a o 、副記憶回路でのアドレスエラーの発生する確率を P a i 、正記憶回路と副記憶回路の誤ったアドレス相互が一致する確率を P a equal(=1/21 を・・・アドレスが 2 バイトのとき)とすると、

$$P$$
 misaddress  $_1 = P$  a  $_0 \cdot P$  a  $_1 \cdot P$  a equal

$$= \frac{P a_0 \cdot P a_1}{2^{1/8}} \cdot \cdot \cdot \cdot (48)$$

第4回において、アドレスは2バイトからなるものとすると、次式の関係があると考えられる。 Pao1 与 Pao 与 Pa1・・・・・・(49)

これに対して、チェックパイトCm4 rとCm 5 rは、各々1パイトであるため、ハードウェア もこのアドレスエラーをプログラムが見逃してしまうのは、アドレスエラーのために不当な副エリアアドレスBmoBmiから読み出されたチェックデータCm4 rとCms r に、さらにデータエラーが加わって

アドレス経路でエラーの発生する確率をPao i、チェックバイトCm4の書き込み/読み出し時にデータエラーの発生する確率をPm4、チェックバイトCm5の書き込み/読み出し時にデータエラーの発生する確率をPm5、(45)式が成立する確率をPm4n(=1/2<sup>8</sup>)、(46)式が成立する確率をPm6n(=1/2<sup>8</sup>)とすると、プログラムがエラーを見迹してしまう確率Pmisaddressoは、次の式で表わされる。

$$P_{m4n} \cdot P_{m5n} = \frac{P_{a01} \cdot P_{m4} \cdot P_{m5}}{718}$$

の物量の関係より、次式が成立すると考えられる。

従って、アドレスエラーに関しては、本実施例によるメモリ書き込み/読み出し方式は、従来の2 重化回路でのエラー検出能力に比べて、優れていると言える。

このように、本発明のメモリ書き込み/読み出し方式においては、第4回の2重化回路に比べて、少ないハードウェア物量で同程度のアドレス/データエラー検出能力を持たせることができる。特に、正規データを記憶するために必要とする容量が、正規データを記憶するために必要とする容量が、であり、このなの容量を持つ記憶回路を実現が、であり、適切な容量のメモリ素子が市販されていないという理由で、

(正規データ用必要容量)×2≦(記憶回路容量) である場合には、α以上の容量が不要エリアとなる。本発明は、この記憶回路に適用すると、不要

## 特開昭63-73450(9)

エリアを副エリアとして用いることができるため、 ハードウェア物量の増加を伴うことなく、本発明 を適用することができる。

## 〔発明の効果〕

以上説明したように、本発明によれば、必要最小限のハードウェア物量で、従来の2重化回路と同じ程度のエラー検出能力を実現することができる利点がある。

# 4. 図面の簡単な説明

第1回は本発明の一実施例を示すディスクを制御系のブロック図、第2回は世来のに世来の日間のの構成図、第3回は第2回の記憶回路のはのの第5回、第4回は世来の2重単のの構成図、第5回、第6回は本発明による形がして、第7回は第5回の書き込み形ででは、第7回は第5回の書き込み形ででは、第6回路の構成図、第8回、第9回は本発明によるプログラム動作フローチャート。

1 : C P U 、 2 : チャネル、 3 : ディスク制御 装配、 4 : プロセッサ、 5 : 記憶回路、 6 : アド レスレジスタ、7:アドレスパリティチェック回路、8,15,22,33~38:書き込み用レジスタ、9:書き込みデータパリティチェック回路、10,16,23,41:メモリ、11,17,24,42~47: 統み出し用レジスタ、12: 統み出しデータパリティチェック回路、13:メモリエリア、14,20,39,40:アドレスレジスタ、18: 書き込みデータコンペアチェック回路、21: 読み出しデータコンペアチェック回路、21: 読み出しデータコンペアチェック回路、25,29,31:メモリ内正エリア、26,28,30,32:メモリ内副エリア、48~51: 汎用レジスタ

特許出願人 株式会社 日 立 製 作 所代 理 人 弁理士 改 村 雅 俊之气

















